鎢退鉬進，勢不可擋？

近日，據韓國媒體 The Elec 報道，SK 海力士已順利完成下一代 V10 系列 375 層 3D NAND 閃存的生產驗證工作，並計劃於今年年底前在韓國清州 M15 工廠正式實現量產。

這款產品最初在 SK 海力士內部被稱為 “400 層級” NAND 閃存，但因超高層數堆疊工藝面臨的技術挑戰，尤其是溝道孔蝕刻等關鍵製程難度指數級上升，最終將實際量產層數下修至 375 層。

然而，相較於層數的微調，真正令業界關注的關鍵變革，隱藏在一個細節裏：這款 375 層 NAND 閃存首次在字線金屬柵極中引入了鉬（Mo）材料，取代了傳統上已沿用了十餘年的鎢（W）薄膜。

然而，SK 海力士的技術轉向，並非孤例。

在此之前，三星電子、美光等存儲巨頭就已佈局了採用鉬材料的相關產品；全球半導體設備龍頭泛林半導體也明確表態，鎢向鉬的技術切換，是高層數 3D NAND 演進的唯一可行路徑。

隨着行業巨頭相繼從鎢轉向鉬，行業釋放出一個清晰的信號：曾在存儲芯片行業沿用十餘年的鎢材料體系迎來替代拐點。鉬金屬一躍成為支撐 300 層以上超高堆疊 NAND 閃存落地的核心關鍵材料。

在這場半導體材料革命中，為何全球存儲巨頭集體轉向鉬？相較於老牌導電金屬鎢，鉬具備哪些不可替代的優勢？這場材料替代風暴，又將如何重塑半導體材料產業鏈、改寫全球行業的競爭格局？

為什麼要 “以鉬代鎢”？

要理解 “以鉬代鎢” 的緣由，首先需要理解 3D NAND 的技術演進邏輯。

眾所周知，3D NAND 閃存通過垂直堆疊存儲單元來提升容量。隨着層數的攀升，穿行於各層之間的字線數量同步激增，字線的線寬也在不斷被壓縮至納米級的極限尺寸。字線是連接存儲單元控制柵極、負責選擇與操作特定行內存單元的核心線路，其材料性能直接決定了芯片的信號傳輸效率和存儲密度。

回顧字線材料演變史：早期方案是多晶硅，因其電阻較高，從 64 層、96 層起主流方案轉向電阻率更低的金屬鎢。彼時，鎢堪稱材料層面的勝利，支撐了 3D NAND 從兩位層數跨越到三位層數的黃金時期。

然而，當層數突破 300+ 層大關時，電阻率高、阻擋層對到點空間擠佔、長期可靠性隱患等傳統鎢材料的結構性缺陷暴露無遺。

因此，到如今 300+ 層時代，鎢在高層數 NAND 中徹底觸碰到了其物理與工藝天花板，這一代材料紅利已經被吃盡。

圖源：東方財富

鎢觸頂、鉬崛起，掀起新一輪材料競賽

與此同時，在半導體領域僅作為濺射靶材、光刻掩模等輔助材料存在的鉬，長期以來屬於行業關注度極低的小眾金屬。而如今，鉬憑藉其獨特的物理化學特性，正從邊緣輔料逆襲為高層數存儲芯片的核心功能性材料。

據瞭解，鉬是一種難熔金屬，密度約為鎢的一半，熔點高達約 2623°C，熱膨脹係數低、導熱率優異，這些特性使其天然適配高密度、高熱量、高可靠性的芯片製造環境，早已在冶金、特種合金、光伏等領域廣泛應用。而在半導體產業中，其經歷了從邊緣輔料到核心功能材料的完整轉變。

從基礎物理參數來看，鉬與鎢均屬於高導電、高熔點金屬，二者體相電阻率相差極小，鎢約 5.28μΩ·cm，鉬約 5.34μΩ·cm，宏觀導電能力幾乎持平。但進入納米尺度——也就是 3D NAND 柵極、接觸孔這類芯片微結構中，二者的性能差距被急劇放大，這也是高層數閃存選擇鉬的核心原因。

不同金屬在不同厚度下的電阻率（圖源：imec）

在芯片微縮結構內，鎢的電阻率會隨線寬減小、結構深寬比提升出現斷崖式上漲，進而造成信號延遲、芯片功耗上升、發熱加劇；而鉬的電子平均自由程更短，在納米尺度下電阻率增幅僅為鎢的六成左右，能夠長期維持穩定的導電性能。

同時，鎢作為柵極材料，必須搭配 TiN 氮化鈦作為阻擋層，防止金屬擴散與漏電，這層輔料會持續佔用堆疊空間。在 375 層、400 層等高堆疊架構中，每層額外增設的阻擋層會持續擠佔堆疊空間，累計佔用 30%-40% 的有效結構厚度，直接鎖死存儲密度提升上限；鉬則憑藉優異的界面穩定性，無需額外增設阻擋層，這意味着在同等線寬條件下，鉬字線的有效導電截面顯著大於鎢字線，等效導電性能的提升遠高於單純電阻率對比數據所帶來的影響。在多層堆疊結構中可直接節省大量垂直物理空間，為存儲密度提升騰出餘地。

此外，在製程工藝適配性上，二者的差異同樣顯著。傳統鎢金屬主要依靠 CVD 化學氣相沉積工藝成膜，面對 3D NAND 動輒 40:1 以上的高深寬比孔道結構，CVD 填充極易出現空洞、薄膜不均等缺陷，直接拉低產品良率；而鉬完美適配當下先進製程主流的 ALD 原子層沉積技術，填充均勻性強、薄膜成型平整度與貼合度更高，能夠完美匹配超高堆疊架構的製造要求。並且鉬與二氧化硅等絕緣介質的粘附性更強，電遷移抗性更優，能有效降低芯片長期使用中的失效風險，大幅提升產品可靠性。

縱觀鉬材料在半導體行業的應用歷程，其發展大致可分為三個階段：

• 早期階段，鉬僅作為輔助材料存在，主要用於半導體濺射靶材、光刻掩模基材、封裝散熱部件等非核心環節，市場體量有限，行業關注度較低。
• 隨着 ALD 沉積工藝、高純金屬提純技術逐步成熟，鉬前驅體實現商業化量產，鉬開始小範圍切入邏輯芯片接觸孔、先進封裝 TSV 硅通孔等場景，完成從輔料到功能材料的轉型。
• 真正的爆發節點，正是 3D NAND 走向 300 層以上超高堆疊的時代，傳統鎢材料觸及物理極限，鉬順勢接棒，成為字線金屬柵極的首選方案，正式躋身半導體核心材料行列。

一場由鉬主導的半導體材料迭代浪潮已然開啓，不僅將重構 3D NAND 技術演進路徑，未來更有望重塑全球半導體材料產業鏈格局。

不止 NAND，鉬打開半導體多場景增量空間

NAND 已是確定性爆發賽道

上文提到，NAND 是鉬材料當前最大、最確定的應用市場。隨着存儲巨頭相繼導入，鉬的需求量級正在快速提升。

據行業測算數據顯示，三星去年鉬材料採購量約 4 噸，今年預計增至 10 噸，按照其技術路線的持續推進，預計 2030 年將達到 80 噸。SK 海力士則從明年開始大規模導入鉬工藝，初期年需求量約為 4 噸。需要注意的是，上述採購量僅是字線工藝方面的直接用量，若考慮靶材等更大口徑的應用，實際需求不止於此。

DRAM：下一個增量市場輪廓已現

鉬材料在 DRAM 領域的應用前景同樣值得高度關注。事實上，NAND 領域的鉬前驅體供應商已在量產設備中展開相關佈局，DRAM 緊隨其後引入鉬材料已成大概率趨勢。

鉬在 HBM 領域的應用尤為值得注意。HBM 通過垂直堆疊 DRAM 層來提升帶寬，層數已達 8 至 12 層，HBM4 規格更高。在如此高密度堆疊的場景下，鎢的電阻高、氟殘留、填充困難等短板被極致放大。

相比之下，鉬電阻率比鎢低 30% 至 40%，無需 TiN 阻擋層，接觸電阻降低約 56%，良率更高。據市場信息，單顆 HBM 的鉬靶用量約為普通 DRAM 的 3 至 5 倍，HBM4 的鉬滲透率已接近 100%。隨着三星、SK 海力士、美光在 HBM3e/HBM4 產品中全面轉向鉬字線，DRAM 領域對鉬的需求正快速趕上 NAND。

邏輯芯片的遠期想象空間

從 NAND 到 DRAM 再到邏輯芯片，鉬在半導體領域的應用路徑正在形成清晰的傳導脈絡。

在邏輯芯片領域，鉬正被積極探索作為銅互連的替代材料。銅互連在 10nm 以下先進製程中因表面散射和晶界散射而面臨電阻率指數級上升的窘境，而鉬的電子平均自由程遠短於銅，在納米尺度下受到尺寸效應的負面影響更小。另有研究指出，鉬與釕在特定結構下的表現優於傳統方案。

業內預期，邏輯芯片將在未來兩到三年內開始逐步採用鉬互連方案，這將把鉬的市場空間從一個細分應用推向半導體材料的全局性變革。

從投資邏輯角度看，NAND 賽道是當前最確定的機會窗口——存儲巨頭的技術路線圖均已明確，鉬需求呈指數級增長態勢，而國內鉬靶材企業進入存儲大廠供應鏈的進程正在加速，國產替代的空間廣闊。中期來看，DRAM 和 HBM 領域的鉬滲透率正在快速提升，將成為下一個重要的需求拉動極。長期而言，邏輯芯片互連方案的變革將為鉬打開更大想象空間。

全球玩家跑馬圈地，產業鏈價值重估

隨着 “以鉬代鎢” 成為行業趨勢，全球存儲廠商的技術路線、產品迭代節奏開始出現分化，而上游材料、設備、耗材等配套產業鏈，也迎來了全新的市場增量與競爭格局。

先從存儲廠商來看，三星的技術路線已相當清晰：已從 2024 年 4 月量產的第九代 286 層 3D NAND 開始，在金屬佈線工藝中引入鉬；第十代 400 層以上產品將於今年下半年推向市場，鉬材料的應用範圍還將持續擴大。SK 海力士緊隨其後，其 375 層產品敲定今年年底量產，接下來將依次推出 480 層和 604 層產品，意味着鉬材料在 NAND 領域的滲透率將持續走高。

美光則雙線佈局 NAND 與 DRAM 領域鉬材料應用，探索複合金屬技術路線，差異化搶佔先進製程市場；相較之下，鎧俠、西部數據相對保守，目前仍處於技術驗證階段，暫無明確量產規劃。

向上遊產業鏈延伸，這場材料變革正在帶動整條半導體供應鏈的價值重估。

SK 海力士的供應鏈體系中，法國液化空氣集團（Air Liquide）、美國英特格（Entegris）與德國默克被確定為主要供應商。韓國本土企業 SK Specialty 也正積極入局，雙方正在商討其借用液化空氣集團的配送基礎設施來構建供應能力的方案。

在設備方面，據科創板日報披露，SK 海力士在考察了泛林集團（Lam Research）和東京電子（TEL）的設備後，最終選擇了後者的設備。泛林集團的設備採用單片晶圓處理方法，逐片處理晶圓；東京電子的爐式設備可一次性完成約 100 片晶圓的沉積作業，在設備採購成本、場地佔用以及鉬物料消耗上更具性價比。三星選擇的是泛林集團的沉積設備處理鉬材料。

同時，在靶材領域，高純鉬原料與半導體鉬靶材需求爆發，隨着 3D NAND 層數持續提升、應用場景不斷拓展，2026-2028 年全球半導體級鉬材料市場規模有望擴容 4 倍以上。有數據顯示，全球電子級高純鉬靶材市場 2025 年銷售額達到了 77.52 億元，預計 2032 年將達到 132.0 億元，年複合增長率為 7.9%，增量空間巨大。國內企業正在加速追趕，並取得了一定突破。

其次，鉬前驅體作為核心耗材，目前較為依賴海外進口，是國內材料企業攻堅的核心賽道。再者，適配鉬製程的 ALD 設備需求持續攀升，國內設備廠商加速技術研發與客户驗證，有望藉助本輪材料迭代實現彎道超車。此外，鉬製程配套的 CMP 拋光液、專用清洗液等電子化學品，也將迎來全新增量市場。

落到終端應用層面，鉬材料帶來的性能提升也將傳導至下游全場景。例如搭載鉬柵極的 3D NAND 閃存，讀寫速度可提升 20%~30%，功耗降低 15%~20%，單顆芯片存儲密度提升 30% 以上。對於 AI 服務器、數據中心而言，更高密度、更低延遲的存儲產品能夠有效緩解高算力場景下的存儲帶寬瓶頸；對於智能手機、平板電腦等消費電子，可支撐終端輕薄化設計，同時大幅優化續航能力，助力終端產品迭代升級。

綜合來看，本輪材料迭代對於國內半導體產業而言，是難得的國產化黃金窗口期。不同於傳統制程追趕的代差壁壘，鉬材料屬於全新技術賽道，國內外產業研發、量產節奏基本同步，不存在絕對技術代差。同時，國內擁有全球領先的鉬資源儲量與成熟的基礎鉬產業集羣，具備天然供應鏈優勢。

上游可依託本土資源，攻堅高純鉬提純、高端前驅體 “卡脖子” 技術；中游國產 ALD 設備可藉助本輪量產浪潮完成客户驗證，快速實現國產化替代；下游國內存儲廠商可同步跟進鉬材料技術路線，因此有望擺脱跟隨式發展困境，實現彎道超車。

鉬材料規模化量產的隱憂與挑戰

雖然鉬的技術優勢全面碾壓傳統鎢材料，但從實驗室技術到規模化量產落地，仍面臨多重產業化壁壘，這也是業界廠商仍處於驗證階段、尚未大規模量產的核心原因。

有行業專家向筆者表示，目前行業核心難點集中在材料提純、前驅體制備、製程管控、產線適配等幾大維度。

• 超高純度提純門檻高：半導體核心製程使用的鉬材料，純度需達到 6N-7N（99.9999%-99.99999%），微量雜質就會引發芯片漏電、性能衰減、壽命縮短等問題。當前全球高端高純鉬原料、高純鉬前驅體市場，長期被默克、液化空氣等海外巨頭壟斷，國內傳統鉬企多聚焦工業級產品，高端產品的穩定性、一致性仍需持續打磨。
• 前驅體輸送與管控難度大：區別於氣態氟化鎢，主流鉬前驅體常温下為固態，無法直接適配傳統氣態輸送產線，生產時必須藉助專用設備進行高温加熱，同時精準把控物料的供給量與輸送速率，對產線硬件改造、製程參數精細化管控提出極高要求，初期設備投入成本較高。

固態前驅體相比氣態或液態前驅體在熱穩定性和供料均勻性方面存在天然劣勢，大晶粒鉬薄膜的穩定沉積對集成成功至關重要，小晶粒鉬的電阻率對厚度的依賴性與鎢相當，會導致性能大打折扣。

imec 等研究機構已多次發出警示：從材料體特性到實際器件性能之間存在顯著落差，鉬最終呈現的電學、熱學和電遷移特性，完全取決於沉積薄膜的晶粒尺寸和晶界結構。不是任何 “鉬” 都能實現低電阻——工藝方案的優劣決定了性能天花板的上限。

• 存量產線改造成本高：原有面向鎢 CVD 工藝的存儲產線，無法直接適配鉬 ALD 沉積工藝，企業需要新增設備、重構製程流程，前期資本投入壓力較大。
• 薄膜工藝良率管控嚴苛：鉬 ALD 薄膜的厚度、均勻度、附着力對腔體温度、氣壓、氣體流量等參數高度敏感，參數細微偏差就會導致批量產品質量波動，需要企業長期的工藝積累與量產打磨。
• 鉬礦供應與價格波動風險：隨着鉬在半導體領域的用量快速攀升，上游礦端資源供給的瓶頸問題日益突出。鉬粉價格已出現大幅上漲，半導體用靶材鉬的供需缺口預期將持續存在。若需求快速放量而礦端擴產滯後，鉬價的劇烈波動可能對中游靶材廠商和下游芯片製造商的成本結構帶來衝擊。

從全球供需格局來看，鉬資源的分佈高度集中。若主要產區面臨地緣政治或政策變動因素干擾，供應鏈安全性將面臨考驗。這既是挑戰，也進一步強化了鉬材料國產替代的投資邏輯。

針對上述壁壘，全產業鏈正循序漸進的探索破局路徑，規避技術風險與改造成本壓力，加速推動鉬材料產業化落地。

還值得注意的是，“以鉬代鎢” 本身並非技術演進的終點。

在半導體行業材料的競逐中，釕（Ru）同樣是備受關注的方向。釕的電阻率甚至低於鉬，但其成本和工藝廢料問題嚴重限制了大規模商業化應用的可行性。

如果能夠解決成本和工藝廢料問題，釕材料在高端場景中仍是頗具競爭力的挑戰者。imec 院士 Tőkei 曾指出：鉬較鎢有更優電阻率且無需阻擋層；較釕成本更低、附着力更好。

更重要的是，拓撲半金屬等新材料方向也在快步進入研究視野。國內科研團隊已在用二硫化鉬這類二維材料探索芯片製造的可能性，而磷化鉬等拓撲半金屬在極細納米線中的電阻率甚至低於銅，展現出令人矚目的潛力。

這意味着，鉬雖然在這一輪材料革命中佔據了先機，但半導體材料競賽的賽道還在延伸。對行業參與者而言，當前的關鍵在於將鉬工藝儘快落地轉化為產品優勢；對投資者而言，則需在密切關注鉬賽道的同時，保持對未來替代方案的前瞻性觀察。

寫在最後

當半導體制造走到物理極限的邊緣時，創新的主體正在從架構設計與微縮製程，漸漸轉移到材料和工藝的底層突破。

鉬從實驗室走向量產線，從三星的一條產線擴散到 SK 海力士的整廠改造，從 NAND 的字線推進到 DRAM 的 HBM 堆疊再到邏輯芯片的互連探索，標誌着金屬材料在整個半導體行業中正在被重估其戰略價值。

傳統上，業界習慣於將芯片性能的提升歸功於摩爾定律驅動的晶體管微縮。然而在 3D 堆疊成為主流、二維微縮逼近極限的今天，材料革命正在成為延續半導體性能提升曲線的關鍵變量。

展望未來，“以鉬代鎢” 已經不再是一個是否會發生的問題，而是一個以多快速度發生的問題。當這場材料變革全面鋪開之後，下一個站上舞台中央的半導體關鍵材料，會是誰？

半導體行業觀察

風險提示及免責條款

市場有風險，投資需謹慎。本文不構成個人投資建議，也未考慮到個別用户特殊的投資目標、財務狀況或需要。用户應考慮本文中的任何意見、觀點或結論是否符合其特定狀況。據此投資，責任自負。