Report: TSMC explores new AI semiconductor packaging technology, allowing more chipsets to be placed on a single wafer

據《日經亞洲》報道，近日，台積電正在探索一種全新的先進芯片封裝方法，以應對人工智能帶來的計算需求激增。

知情人士透露，這一新方法的核心是使用 510 毫米乘 515 毫米的矩形基板，而不是當前使用的傳統圓形晶圓。這種設計可以在每片基板上放置更多的芯片組，從而提高生產效率。矩形基板的有效面積比圓形晶圓大三倍多，邊緣剩餘的無效區域也更少。

儘管這項研究仍處於早期階段，但如果消息屬實，它將標誌着台積電在技術上的重要轉變。

此前，台積電認為使用矩形基板過於具有挑戰性。為使這一新方法成功，台積電及其供應商必須投入大量時間和精力進行研發，同時需要升級或更換眾多生產工具和材料。

台積電目前的先進芯片堆疊和組裝技術，如用於生產 Nvidia、AMD、Amazon 和 Google 的 AI 芯片，主要依賴於 12 英寸的硅晶圓，這已經是目前可用的最大尺寸。

但隨着芯片尺寸的不斷增大和對更多內存的集成需求，當前行業標準的 12 英寸晶圓或在幾年內就將不足以滿足尖端芯片的封裝需求。

芯片行業的高管們表示，未來封裝的尺寸只會越來越大，以便從用於 AI 數據中心計算的芯片中擠出更多的計算能力。然而，目前仍存在一些技術瓶頸，例如在新形狀基板上塗覆光刻膠的難度。推動設備製造商改變設備設計需要像台積電這樣財力雄厚的芯片製造商的支持。

Bernstein Research 的半導體分析師 Mark Li 認為，整體來看，這一技術變革可能需要五到十年的時間才能實現全面的設施升級，包括對機械臂和自動化材料處理系統的改造。

除了台積電，英特爾和三星也在與供應商合作，探索麪板級封裝技術。

隨着芯片封裝和測試服務提供商如力成科技，以及顯示器製造商如京東方和台灣的羣創光電也投入資源開發面板級芯片封裝技術，半導體行業的創新和多樣化進程正在加速推進。